

Раздел 3.

Основы цифровой схемотехники

1

Тема 10. Особенности проектирования цифровых устройств на интегральных микросхемах

1. Модели и система параметров логических элементов
2. Типы выходных каскадов цифровых элементов
3. Паразитные связи цифровых элементов по цепям питания
4. Типовые ситуации при построении цифровых устройств на интегральных микросхемах
5. Согласование уровней сигналов
6. Управление светодиодами и светодиодными семисегментными индикаторами

Элементная база цифровых устройств

2

Элементную базу цифровых устройств (ЦУ) составляют *интегральные микросхемы (ИМС)* или просто *интегральные схемы (ИС)*

Характеристикой сложности ИС является *уровень интеграции*, оцениваемый числом транзисторов, которые могут быть реализованы на кристалле. Различия в уровне интеграции делят ИС на несколько категорий:

- малые интегральные схемы (МИС) – до 100
- средние интегральные схемы (СИС) – до 1000
- большие интегральные схемы (БИС) – до 10000
- сверхбольшие интегральные схемы (СБИС) – выше 10000

Элементная база цифровых устройств


3

- **МИС** реализуют простейшие логические преобразования и обладают универсальностью. Даже с помощью одного типа логического элемента (например, И-НЕ) можно построить любое ЦУ
- В виде **СИС** выпускаются в готовом виде функциональные узлы такие, как регистры, счетчики, дешифраторы, сумматоры и т.п. Номенклатура СИС более широкая и разнообразной, так как их универсальность снижается. В развитых сериях стандартных ИС насчитываются сотни типов СИС
- В виде **БИС/СБИС** выпускаются микропроцессорные ИС и ИС с программируемой структурой
- ИС изготавливаются по различным технологиям, основными из которых являются **ТТЛ (TTL)** и **КМОП (CMOS)**

Модели и система параметров логических элементов

4


- В функциональных схемах логические элементы представляются простейшими моделями в виде условных графических обозначений (УГО). УГО – прямоугольники, в которых ставится символ выполняемой операции, а на линиях входных и выходных переменных могут изображаться индикаторы инверсии (кружки), если данная переменная входит в формулу зависимости выходной переменной от входных в инверсном виде



Модели и система параметров логических элементов

5

- В реальных условиях работоспособность и быстродействие ЦУ зависит от задержек сигналов в логических элементах и линиях связей между ними
- В **принципиальных схемах** при ручном проектировании используется простейшая модель, в которой в выходную цепь логического элемента вводится элемент задержки сигнала на фиксированное время t_3



Модели и система параметров логических элементов

6

Такая модель не учитывает ряд существенных факторов:

- технологического разброса задержек элементов
- зависимости их от направления переключения элемента (из 0 в 1 или из 1 в 0)
- зависимости их от емкостной нагрузки
- фильтрующих свойств реальных элементов, благодаря которым короткие входные импульсы, обладающие малой энергией, не способны вызвать переключение элемента

Применение более точных моделей задержек сопровождается усложнением расчетов при анализе работы ЦУ и характерно для САПР.

Модели и система параметров логических элементов

7

- В реальных условиях логические переменные 0 и 1 отображаются двумя различными уровнями напряжения: U_0 и U_1
- Переход от логических переменных к электрическим сигналам ставит вопрос о логических соглашениях: какой из двух уровней напряжения принять за U_0 и за U_1
- Существуют соглашения *положительной* и *отрицательной логики*
 - ▣ в положительной логике $U_1 > U_0$
 - ▣ в отрицательной $U_1 < U_0$
- Один и тот же элемент, в зависимости от принятого логического соглашения, выполняет различные логические операции

Модели и система параметров логических элементов

8

- Одни и те же преобразования логических переменных можно задать в различных базисах:
 - ▣ И, ИЛИ, НЕ (булевский базис)
 - ▣ И-НЕ (базис Шеффера)
 - ▣ ИЛИ-НЕ (базис Пирса)
- Выбор базиса зависит от простоты реализации той или иной операции с помощью электрических схем данной схемотехнологии. Чаще всего встречаются базисы Шеффера и Пирса

Модели и система параметров логических элементов

9

Статические параметры логических элементов

1. Четыре значения напряжений задают границы отображения переменных (0 и 1) на выходе и входе элемента
 - на входе $U_{\text{ВХ.1.min}}$ и $U_{\text{ВХ.0.max}}$
 - на выходе $U_{\text{ВЫХ.1.min}}$ и $U_{\text{ВЫХ.0.max}}$
 - Для нормальной работы элемента требуется, чтобы входное напряжение, отображающее логическую 1, было достаточно высоким, а напряжение, отображающее 0, – достаточно низким
 - Выходные уровни должны быть несколько лучше входных, чтобы обеспечивать определенную помехоустойчивость элемента

Модели и система параметров логических элементов

10

- Для уровня U_1 опасны отрицательные помехи, снижающие его. Допустимая статическая помеха (т.е. помеха любой длительности) равна

$$U_{\text{ПОМ}}^- = U_{\text{ВЫХ.1.min}} - U_{\text{ВХ.1.min}}.$$

- Для уровня U_0 опасны положительные помехи. Допустимая статическая помеха равна


$$U_{\text{ПОМ}}^+ = U_{\text{ВХ.0.max}} - U_{\text{ВЫХ.0.max}}.$$

Модели и система параметров логических элементов

11

Гарантированные зоны отображения логических сигналов на выходах элементов

Необходимые зоны отображения логических сигналов на входах элементов



Модели и система параметров логических элементов

12

2. Четыре значения токов – входные и выходные токи в обоих логических состояниях

- ▣ $I_{\text{ВЫХ.1.max}}$ и $I_{\text{ВЫХ.0.max}}$
- ▣ $I_{\text{ВХ.1.max}}$ и $I_{\text{ВХ.0.max}}$
- ▣ При высоком уровне выходного напряжения из элемента-источника ток *вытекает*, цепи нагрузки ток *поглощают*
- ▣ При низком уровне выходного напряжения элемента-источника ток нагрузки *втекает* в этот элемент, а из входных цепей элементов-приемников токи *вытекают*
- ▣ Эти токи позволяют контролировать соблюдение нагрузочных ограничений, обязательное для всех элементов схемы ЦУ

Модели и система параметров логических элементов

13

3. **Коэффициент объединения по входу.** Задаёт максимальное число входов элемента, т.е. максимальное число элементов, выходы которых могут быть объединены через входы данного
4. **Коэффициент объединения по выходу (коэффициент разветвления).** Задаёт максимальное число входов элементов, которые могут быть соединены с выходом данного элемента без нарушения режима его работы (нагрузочных ограничений)

Модели и система параметров логических элементов

14

- Если некоторый элемент в схеме оказывается перегруженным по выходу, то необходимо произвести эквивалентное преобразование схемы с целью его разгрузки
- Это преобразование сводится
 - ▣ либо к введению в схему *усилителя*
 - ▣ либо к *дублированию* данного элемента

Модели и система параметров логических элементов

15


Быстродействие логических элементов (динамические параметры)

- Быстродействие **логических элементов** определяется скоростями их перехода из одного состояния в другое
- Быстродействие **ЦУ** определяется задержками сигналов, как в логических элементах, так и в цепях их межсоединений

Модели и система параметров логических элементов

16

Длительности характерных этапов переходных процессов при переключении ЛЭ отсчитываются по так называемым *измерительным уровням*



Модели и система параметров логических элементов

17

- Моментом изменения логического сигнала считают момент достижения им порогового уровня $U_{\text{пор}}$
- Часто за пороговый уровень принимают середину логического перепада сигнала

$$0,5(U_0 + U_1)$$

Модели и система параметров логических элементов

18

- Для логических элементов задаются задержки распространения сигнала при изменении выходного напряжения элемента от U_1 до U_0 и обратно

$$t^{10} \text{ и } t^{01}$$

- Часто для упрощения расчетов пользуются усредненным значением задержки

$$t_3 = 0,5(t^{10} + t^{01})$$

Модели и система параметров логических элементов

19

- Длительность логического перепада сигнала (фронта или среза) определяется между уровнями сигнала, которые отличаются от значений U_1 и U_0 на величину $0,1U$, где $U = U_1 - U_0$ – фактическое значение перепада напряжения (на рисунке показана длительность фронта входного сигнала t_{ϕ}^+)

Модели и система параметров логических элементов

20

На быстродействие ЦУ влияют также емкости, на перезаряд которых требуются затраты времени

Для подключаемой к выходу элемента емкости приводятся два значения:

- номинальная емкость C_L (L от Load)
- предельно допустимая емкость C_{max}

Модели и система параметров логических элементов

21

Номинальная емкость C_L (L от Load)

- Соответствует условиям измерения задержек сигналов. Именно для нее приводятся значения задержек сигналов в справочных данных
- Если реальная нагрузочная емкость отличается от номинальной, то изменятся и значения задержек. Значения реальных задержек можно оценить с помощью соотношения

$$t_3 = t_{3.н.} + k\Delta C,$$

где $t_{3.н.}$ – номинальное значение задержки; $\Delta C = C - C_L$; C – фактическое значение нагрузочной емкости; k – коэффициент, величина которого задается для каждой серии элементов индивидуально

Модели и система параметров логических элементов

22

Предельно допустимая емкость C_{max}

Указывает границу, которую нельзя нарушать, поскольку при этом работоспособность логического элемента не гарантируется

Модели и система параметров логических элементов

23

Мощности потребления логических элементов

- При разработке ЦУ требуется оценивать мощности их потребления, чтобы сформулировать требования к источникам питания и конструкции теплоотвода
- При этом суммируются мощности, рассеиваемые логическими и другими элементами схемы, а также межсоединениями.

Модели и система параметров логических элементов

24

Мощность, потребляемая ЛЭ, делится на

- **статическую**

потребляется ЛЭ, который не переключается

- **динамическую**

потребляется ЛЭ при переключении.

Пропорциональна частоте переключения ЛЭ

Таким образом, полная мощность зависит от частоты переключения элемента, что и следует учитывать при ее подсчете

Типы выходных каскадов цифровых элементов

25

- Цифровые элементы (логические, запоминающие, буферные) могут иметь выходы следующих типов:
 - ▣ логические
 - ▣ с открытым коллектором (стоком)
 - ▣ с третьим состоянием
 - ▣ с открытым эмиттером (истоком)
- Наличие четырех типов выходов объясняется различными условиями работы элементов в логических цепях, в магистрально-модульных микропроцессорных системах и т. д.

Типы выходных каскадов цифровых элементов

26


Логический выход

- Имеет два уровня выходного напряжения U_0 и U_1
- Выходное сопротивление имеет малое значение, способное развивать большие токи для перезаряда емкостных нагрузок и, следовательно, получения высокого быстродействия элемента
- Такой тип выхода имеют большинство логических элементов, используемых в схемах цифровых устройств


Типы выходных каскадов цифровых элементов

27

- Оба фронта выходного напряжения формируются с участием активных транзисторов, работающих противофазно, что обеспечивает малые выходные сопротивления при любом направлении переключения выхода



ТТЛ



КМОП

Типы выходных каскадов цифровых элементов

28

Особенность таких выходов состоит в том, что их нельзя соединять параллельно:

- это создает логическую неопределенность, т. к. в точке соединения выхода, формирующего логическую 1, и выхода, формирующего логический 0, не будет нормального результата
- при соединении выходов, находящихся в различных логических состояниях, возникает уравнительный ток, который вследствие малых величин выходных сопротивлений может достигать достаточно большой величины, что может вывести из строя элементы выходной цепи

Типы выходных каскадов цифровых элементов



29

Вторая особенность логического выхода связана с протеканием через оба транзистора коротких импульсов тока при переключениях из одного логического состояния в другое:

- Эти токи протекают от источника питания на общую точку («землю»)
- В статических состояниях таких токов быть не может, так как транзисторы T1 и T2 работают в противофазе, и один из них всегда заперт
- Однако в переходном процессе из-за некоторой несинхронности переключения транзисторов возникает кратковременная ситуация, в которой проводят оба транзистора, что и порождает короткий импульс сквозного тока значительной величины

Типы выходных каскадов цифровых элементов

30



Типы выходных каскадов цифровых элементов

31

Замечание:

- импульсные токи возникают в цепях питания логических элементов не только из-за описанного выше явления, но и *вследствие перезаряда емкостей* при их переключениях
- Это важное обстоятельство свидетельствует о *неустранимости* такого неприятного факта, как наличие *импульсных токовых помех* в цепях питания цифровых элементов

Типы выходных каскадов цифровых элементов

32

Выход с тремя состояниями


- Элементы с тремя состояниями выхода (типа ТС или Z) кроме логических состояний 0 и 1 имеют состояние **«отключено»**, в котором ток выходной цепи пренебрежимо мал
- В это состояние элемент переводится специальным управляющим сигналом, обеспечивающим запертое состояние транзисторов выходного каскада
- Сигнал управления элементом типа ТС обычно обозначается как OE (Output Enable). При наличии разрешения ($OE = 1$) элемент работает как обычно, выполняя свою логическую операцию, а при его отсутствии ($OE = 0$) переходит в состояние «отключено»

Типы выходных каскадов цифровых элементов

33

КМОП-инвертор с тремя состояниями выхода




- Высокий уровень сигнала OE означает разрешение работы
- Он открывает транзисторы T3 и T4 и, тем самым, позволяет нормально работать инвертору на транзисторах T1 и T2, через который данные DO передаются на выход
- При низком уровне сигнала OE транзисторы T3 и T4 заперты и выход DO находится в состоянии "отключено"



Типы выходных каскадов цифровых элементов

34

- В ЦУ широко используются буферные элементы (буферы) типа ТС для управляемой передачи сигналов по тем или иным линиям
- Элементы могут быть неинвертирующими или инвертирующими, а сигналы OE – с активным высоким или низким уровнем, что приводит к наличию четырех типов буферных каскадов



Типы выходных каскадов цифровых элементов

35

- Выходы типа ТС можно соединять параллельно при условии, что в любой момент времени активным может быть только один из них. В этом случае отключенные выходы не мешают активному формировать сигналы в точке соединения выходов
- Эта возможность позволяет применять элементы типа ТС в магистрально-модульных микропроцессорных и иных системах, где многие источники информации поочередно пользуются одной и той же линией связи
- Элементы типа ТС сохраняют такие достоинства элементов с логическим выходом как быстродействие и высокая нагрузочная способность

Типы выходных каскадов цифровых элементов

36


Выход с открытым коллектором (стоком)

- Элементы с открытым коллектором (типа ОК) или стоком (типа ОС) имеют выходную цепь, заканчивающуюся одиночным транзистором, коллектор или сток которого не соединен с какими-либо цепями внутри микросхемы
- Транзистор управляется от предыдущей части схемы элемента так, что может находиться в насыщенном (для МОП-транзистора просто открытом) или запертом состоянии. Насыщенное (открытое) состояние трактуется как отображение логического нуля, запертое — единицы
- В обозначениях элементов с ОК после символа функции ставится ромб с черточкой снизу


Типы выходных каскадов цифровых элементов

37

типа ОК



типа ОС



Типы выходных каскадов цифровых элементов

38

- Насыщение транзистора в схеме с ОК обеспечивает на выходе напряжение U_Q , представляющее собой малое напряжение насыщения «коллектор-эмиттер» $U_{кэн}$ транзистора
- Запирание транзистора какого-либо уровня напряжения на выходе элемента не задает, выход при этом имеет фактически неизвестный «плавающий» потенциал, так как не подключен к каким-либо цепям схемы элемента

Типы выходных каскадов цифровых элементов


39

- Поэтому для формирования высокого уровня напряжения при запираании транзистора на выходе элемента с открытым коллектором требуется подключать внешний резистор (или другую нагрузку), соединенный с источником питания
- Несколько выходов типа ОК можно соединять параллельно, подключая их к общей для всех выходов цепочке $U_{CC} - R$
- При этом можно получить режим поочередной работы элементов на общую линию, если активным будет лишь один элемент, а выходы всех остальных окажутся запертыми

Типы выходных каскадов цифровых элементов

40

- ❑ Если разрешить активную работу нескольких элементов, то можно получить дополнительную логическую операцию, называемую операцией *монтажной логики*
- ❑ В этом случае высокое напряжение на общем выходе возникает только при заперении всех транзисторов, т.к. насыщение хотя бы одного из них снижает выходное напряжение до уровня $U_Q = U_{кЭН}$
- ❑ Таким образом, для получения логической 1 на выходе требуется единичное состояние всех выходов, т.е. выполняется монтажная операция И для положительной логики (для отрицательной логики реализуется операция монтажное ИЛИ)



$$F = \overline{x_1 x_2 x_3 x_4 \dots x_{m-1} x_m} = \overline{x_1 x_2} \vee \overline{x_3 x_4} \vee \dots \vee \overline{x_{m-1} x_m}$$

Типы выходных каскадов цифровых элементов

41

- При использовании элементов с ОК в магистрально-модульных структурах требуется разрешать или запрещать работу того или иного элемента
- Для элементов типа ТС это делалось с помощью специального сигнала ОЕ, в качестве которого может быть использован один из обычных входов элемента
- Для элемента И-НЕ, подавая уровень 0 на любой из входов, можно запретить работу элемента, поставив его выход в разомкнутое состояние независимо от состояния других входов. Уровень 1 на этом входе разрешит работу элемента

Типы выходных каскадов цифровых элементов

42

Достоинства

- защищенность элементов с ОК при работе в магистрально-модульных системах от повреждений из-за ошибок управления, приводящих к одновременной выдаче на шину нескольких слов
- возможность реализации дополнительных операций монтажной логики

Типы выходных каскадов цифровых элементов

43

Недостаток: большая задержка переключения из 0 в 1

- при этом переключении происходит заряд выходной емкости сравнительно малым током резистора R
- сопротивление R нельзя сделать слишком малым, так как это приводит к большим токам выходной цепи в статическом режиме при насыщенном состоянии выходного транзистора
- поэтому положительный фронт выходного напряжения формируется относительно медленно с постоянной времени RC
- до порогового напряжения экспоненциально нарастающий сигнал изменится за время $0,7RC$, что и составляет задержку переключения t_3^{01}

Типы выходных каскадов цифровых элементов

44


- При работе с элементами типа ОК необходимо задавать сопротивление резистора R , которое не является стандартным, а определяется для конкретных условий
- Анализ статических режимов задает ограничения величины сопротивления R снизу и сверху
- Значение сопротивления резистора R выбирается в этом диапазоне с учетом быстродействия схемы и потребляемой ею мощности

Типы выходных каскадов цифровых элементов

45

Ограничение снизу величины сопротивления R резистора

связано с тем, что уменьшение R может вызвать перегрузку насыщенного транзистора по току. Будем считать, что нулевое состояние выхода схемы обеспечивается ЛЭОК1. Через выход ЛЭОК1 протекает суммарный ток, складывающийся из токов резистора, входных токов ЛЭ 1... n и токов выходов запертых транзисторов ЛЭОК 2... m



Типы выходных каскадов цифровых элементов

46

$$I_{\text{ВЫХ.0}} = I_R + nI_{\text{ВХ.0}} + (m - 1)I_Z \approx I_R + nI_{\text{ВХ.0}} = \\ = \frac{U_{CC} - U_0}{R} + nI_{\text{ВХ.0}},$$

где $I_{\text{ВХ.0}}$ – входные токи элементов-приемников сигнала при низком уровне входных напряжений; I_Z – токи запертых выходов ОК (обычно пренебрежимо малые); I_R – ток резистора

$$I_R = \frac{U_{CC} - U_0}{R}$$

Типы выходных каскадов цифровых элементов

47

Чтобы ток выхода элемента 1 не превысил допустимого значения, следует соблюдать следующее условие

$$I_{\text{ВЫХ.0}} \leq I_{\text{ВЫХ.0.max}};$$
$$\frac{U_{CC} - U_0}{R} + nI_{\text{ВХ.0.max}} \leq I_{\text{ВЫХ.0.max}}.$$

Откуда

$$R \geq \frac{U_{CC} - U_0}{I_{\text{ВЫХ.0.max}} - nI_{\text{ВХ.0.max}}}$$


Типы выходных каскадов цифровых элементов

48

Ограничение величины сопротивления резистора R сверху

связано с необходимостью гарантировать достаточно высокий уровень напряжения U_1 , формируемого в схеме при запертом состоянии всех выходов элементов с ОК:

$$U_1 \geq U_{\text{ВЫХ.1.min}}.$$



Типы выходных каскадов цифровых элементов

49

Из схемы видно, что

$$U_1 = U_{CC} - I_R R;$$

$$I_R = nI_{\text{ВХ.1.max}} - mI_Z.$$

Из полученных выражений следует

$$U_{CC} - U_{\text{ВЫХ.1.min}} \geq I_R R;$$

$$U_{CC} - U_{\text{ВЫХ.1.min}} \geq (nI_{\text{ВХ.1.max}} - mI_Z)R.$$

Откуда

$$R \leq \frac{U_{CC} - U_{\text{ВЫХ.1.min}}}{nI_{\text{ВХ.1.max}} - mI_Z}.$$

Типы выходных каскадов цифровых элементов

50

Из полученного диапазона значений сопротивления резистора R выбирается некоторое конкретное значение:

- выбор вблизи нижней границы улучшает быстродействие схемы
- выбор вблизи верхней уменьшает потребляемую схемой мощность

Паразитные связи цифровых элементов по цепям питания


51

- Одной из важнейших задач при проектировании ЦУ является борьба со сбоями из-за помех
- Типовой проблемой является **наличие токовых импульсов в цепях питания ИС**
- При переключении ЛЭ в цепях питания создаются кратковременные импульсные токи, благодаря чему **сами ЛЭ становятся источниками помех для соседних ЛЭ**. Токовые импульсы в цепях питания создаются:
 - ▣ сквозными токами выходных каскадов
 - ▣ токами перезаряда емкостей

Паразитные связи цифровых элементов по цепям питания

52

Для определенности рассмотрим сквозные токи, то же самое относится и к токам перезаряда емкостей



Импульс $I_{\text{СКВ}}$ переключающегося элемента ЛЭ1 протекает через транзисторы выходного каскада от источника питания U_{CC} на общую точку схемы GND через линии, имеющие полные сопротивления Z_{CC} и Z_{GND}

Паразитные связи цифровых элементов по цепям питания

53

- Главную часть сопротивлений составляют индуктивности линий, на которых происходит падение напряжения

$$U_L = L \frac{di}{dt}$$

- Протекание сквозного тока создает на линии питания отрицательный импульс, а на линии общей точки («земли») – положительный

Паразитные связи цифровых элементов по цепям питания


54

Эти импульсы воздействуют на подключенный вблизи ЛЭ1 элемент 2:

- если ЛЭ2 находится в состоянии 0, то его выход через насыщенный транзистор выходного каскада связан с линией GND. Следовательно, импульс с этой линии попадет на выход ЛЭ2, откуда может распространяться и далее по обычным сигнальным цепям
- при единичном состоянии ЛЭ2 на его выход пройдет отрицательный импульс помехи с линии источника питания

Паразитные связи цифровых элементов по цепям питания

55



Паразитные связи цифровых элементов по цепям питания

56

Для борьбы с этими опасными помехами необходимо

- уменьшать сопротивление Z_{GND} (говорят, нужна «хорошая земля», понимая под этим обеспечение минимального значения сопротивления Z_{GND})
- предусматривать фильтрацию напряжений питания

Паразитные связи цифровых элементов по цепям питания

57

Снижение сопротивления Z_{GND} достигается конструктивными мерами:

- шины «земли» делаются утолщенными
- для их реализации отводят целые слои многослойных конструкций (печатных плат и кристаллов)
- систему «заземления» соединяют с несколькими выводами корпуса ИС, чтобы сократить пути прохождения токов в этой системе и др.

Паразитные связи цифровых элементов по цепям питания

58


Для шин питания наряду с конструктивными методами применяют и схемотехнические:

- в цепи выходных каскадов добавляют небольшие сопротивления, ограничивающие сквозные токи и токи перезаряда емкостей
- применяют развязывающие каскады на выходах ИС для ограничения емкостных нагрузок на этих выходах
- используют **фильтрацию питающих напряжений**

Паразитные связи цифровых элементов по цепям питания

59

Для фильтрации напряжений питания между линиями U_{CC} и GND включают конденсаторы



Паразитные связи цифровых элементов по цепям питания

60

Высокая эффективность этого метода борьбы с паразитными связями элементов через цепи питания связана со следующим обстоятельством:

- ЦУ питают от высококачественных блоков питания со стабилизированным выходным напряжением. Такие источники имеют очень малые выходные сопротивления за счет применения в схемах глубоких отрицательных обратных связей. Однако цепь обратной связи инерционна и не успевает отрабатывать короткие импульсные помехи

Паразитные связи цифровых элементов по цепям питания

61

- Поэтому для коротких помех выходное сопротивление источника не обеспечивает того низкого уровня, которое оно имеет в статическом режиме. Установка фильтрующих конденсаторов C_{ϕ} создает путь, по которому замыкаются импульсы сквозного тока и токи перезаряда емкостей, минуя сопротивление Z_{CC}
- При этом конденсаторы должны иметь малое сопротивление для высокочастотных сигналов, поэтому для фильтрации должны выбираться те типы конденсаторов, которые имеют малые паразитные индуктивности

Паразитные связи цифровых элементов по цепям питания

62

Рекомендации по числу, типу и емкости фильтрующих конденсаторов вырабатываются практикой и приводятся в руководящих материалах по применению конкретных типов ИС

Типовые ситуации при построении цифровых устройств на интегральных микросхемах

63

Разработанная логическая (функциональная) схема подлежит далее реализации на наборе стандартных ИС той или иной серии. При этом возможны несовпадения элементов логической схемы и элементов, имеющих для ее реализации.

При этом **типовыми ситуациями** являются:

- наличие у имеющихся элементов неиспользуемых в данной схеме входов
- наличие в корпусах ИС неиспользуемых элементов
- нехватка у имеющихся ЛЭ необходимого числа входов
- нехватка у имеющихся элементов нагрузочной способности

Типовые ситуации при построении цифровых устройств на интегральных микросхемах

64

Режимы неиспользуемых входов

Например, нужно получить инверсию конъюнкции пяти переменных.




- В стандартных сериях нет элементов с пятью входами
- Придется взять элемент с восемью входами, у которого окажется три лишних входа

Типовые ситуации при построении цифровых устройств на интегральных микросхемах

65

Принципиально возможно поступить следующим образом:

- оставить лишние входы неподключенными
- подсоединить их к задействованным входам
- подать на них некоторые константы



С точки зрения логических операций все три варианта правомерны

Типовые ситуации при построении цифровых устройств на интегральных микросхемах

66

Если же учесть особенности той или иной технологии, то выбор варианта действий становится определенным. **Для КМОП и ТТЛ(Ш) неиспользуемые входы неподключенными не оставляют**

- для КМОП это строгая рекомендация, так как у них очень большие входные сопротивления и, следовательно, на неподключенные входы легко наводятся паразитные потенциалы, которые могут изменять работу схемы
- для ТТЛ(Ш) строгого запрета на оставление неподключенных входов нет. Однако это делать не рекомендуется, так как вследствие этого пострадают параметры быстродействия элемента

Типовые ситуации при построении цифровых устройств на интегральных микросхемах

67

Подсоединение лишних входов к задействованным для КМОП и ТТЛ(Ш) принципиально возможно, но **нежелательно**, так как оно приводит:

- увеличению нагрузки на источник сигнала
- сопровождается уменьшением быстродействия источника сигнала

Таким образом, для КМОП и ТТЛ(Ш) режим неиспользуемых входов – подсоединение их к константам (логическим единицам или нулям), не изменяющим работу схемы для задействованных входов


Типовые ситуации при построении цифровых устройств на интегральных микросхемах

69

- При этом уровни напряжений U_1 и U_0 для КМОП совпадают с уровнями U_{CC} (питания) и земли, к которым и подключают неиспользуемые входы
- У элементов ТТЛ(Ш) уровень U_1 на 1,5...2 В ниже уровня U_{CC} , поэтому для предотвращения пробоев неиспользуемые входы подключают к источнику питания U_{CC} через резисторы R . Обычная рекомендация: $R = 1...10$ кОм. К одному резистору разрешается подключать до 20 входов
- Сигналы логической единицы можно получать от специального элемента (если это мощный элемент, то к нему можно подключить до 30 входов)

Типовые ситуации при построении цифровых устройств на интегральных микросхемах

70



Типовые ситуации при построении цифровых устройств на интегральных микросхемах

71

Режимы неиспользуемых элементов


- Если не все элементы, имеющиеся в корпусе ИС, использованы в схеме, то неиспользованные элементы также подключены к напряжению питания, которое является общим для всего корпуса
- Если мощности, потребляемые элементом в состояниях нуля и единицы, не равны, то имеет смысл **поставить неиспользуемый элемент в состояние минимальной мощности**, подав на какой-либо из его входов соответствующую константу

Типовые ситуации при построении цифровых устройств на интегральных микросхемах

72

Наращивание числа входов

- Для элементов **И** и **ИЛИ** для получения нужного числа входов берется несколько элементов, выходы которых объединяются далее элементом того же типа
- Нарастивание числа входов для операций **И-НЕ**, **ИЛИ-НЕ** производится аналогичным методом, но в схеме необходимо использовать дополнительные инверторы



Типовые ситуации при построении цифровых устройств на интегральных микросхемах

73

Снижение нагрузок на выходах логических элементов

Это может понадобиться:


- если нагрузки на выходах логических элементов превышают допустимые значения
- для повышения быстродействия схем. Чем больше у элемента — источника сигнала — число нагрузок (или нестандартных внешних нагрузок), тем большее время тратится на достижение выходным сигналом порогового уровня при переключении, т. е. на изменение его логического состояния

Типовые ситуации при построении цифровых устройств на интегральных микросхемах


74

Существует два способа для снижения нагрузок на выходах логических элементов:

- введение развязывающих усилителей (буферных каскадов, буферов) после элементов или **буферизация**



- дублирование элементов или **разделение нагрузки**



Типовые ситуации при построении цифровых устройств на интегральных микросхемах

75

- Введение буферных каскадов **ускоряет работу источника сигнала, но вносит собственную задержку** в тракт передачи сигнала
- При разделении нагрузки новые элементы с задержками в тракт передачи сигнала не вводятся, но **увеличивается нагрузка на источники**, которые формирует сигналы для рассматриваемого элемента, что может привести в свою очередь к их перегрузке. Эта перегрузка вызывает появление новых дублированных элементов, что приводит к итерационному процессу введения дублирующих элементов в схему

Типовые ситуации при построении цифровых устройств на интегральных микросхемах

76

- Введение усилителей более экономично по сравнению с дублированием по числу вводимых элементов. Поэтому, в тех случаях, когда требуется сохранить заданное быстродействие и получить оптимальный вариант по числу вводимых элементов, применяется **комбинированный метод**
- В этом случае усилители ставятся там, где это возможно при сохранении заданного быстродействия схемы, а оставшиеся перегруженные элементы разгружаются по методу дублирования

Согласование уровней сигналов

77

Сопряжение КМОП- и ТТЛ-схем

- Стандартные серии:
ТТЛШ – 74S (531), 74LS (555), 74ALS (1533),
КМОП – 74АС (1554), 74НС (1564)
- При выборе семейства ИС разработчик по умолчанию руководствуется требованиями в отношении быстродействия, потребляемой мощности, стоимости и т. д.
- В некоторых случаях разработчику в качестве элементной базы в одних и тех же устройствах приходится по тем или иным соображениям применять элементы разных схемотехнологических типов. Самая типичная ситуация — одновременное использование элементов КМОП и ТТЛ семейств ИС из-за их доступности. Например, не весь ряд схем семейства 74LS имеется в семействе 74НСТ и наоборот
- Поэтому для разработчика важно понимать, как соединяются выходы ТТЛ-схем с входами КМОП-схем и наоборот

Согласование уровней сигналов

78

**При сопряжении ТТЛ- и КМОП-схем
следует учитывать несколько
факторов:**

- ☐ запас помехоустойчивости
- ☐ коэффициент разветвления по выходу
- ☐ величина емкостной нагрузки

Согласование уровней сигналов

79

Запас помехоустойчивости

Для нормальной работы необходимо выполнения следующих условий:

□ для низкого уровня

$$U_{ВХ0max} > U_{ВЫХ0max},$$

$$U_{ВХ0max} - U_{ВЫХ0max} > 0.$$


□ для высокого уровня

$$U_{ВЫХ1min} > U_{ВХ1min},$$

$$U_{ВЫХ1min} - U_{ВХ1min} > 0.$$

Согласование уровней сигналов


80



Согласование уровней сигналов

81


- запас помехоустойчивости при подключении ТТЛ-схемы к выходу схемы семейства НС или НСТ равен
 - при низком уровне $0,8 \text{ В} - 0,33 \text{ В} = 0,47 \text{ В}$
 - при высоком уровне $3,84 \text{ В} - 2,0 \text{ В} = 1,84 \text{ В}$
- ***выход НС/НСТ-схемы можно напрямую подключать к входу ТТЛ-схемы***



Согласование уровней сигналов

82

- запас помехоустойчивости при подключении схемы серии НСТ к выходу ТТЛ-схемы равен
 - при низком уровне $0,8 \text{ В} - 0,5 \text{ В} = 0,3 \text{ В}$
 - при высоком уровне $2,7 \text{ В} - 2,0 \text{ В} = 0,7 \text{ В}$
- схемы серии НСТ имеют ТТЛ-совместимые входы, т.е. **выход ТТЛ-схемы можно напрямую подключать к входу НСТ-схемы**



Согласование уровней сигналов

83

Таким образом, ТТЛ-схемы и КМОП-схемы семейства НСТ (как и других аналогичных семейств с ТТЛ-совместимыми входами) можно использовать совместно без необходимости согласования уровней сигналов.

Согласование уровней сигналов


84

- Запас помехоустойчивости при подключении схемы серии НС к выходу ТТЛ-схемы равен
 - при низком уровне $0,9 \text{ В} - 0,5 \text{ В} = 0,4 \text{ В}$
 - при высоком уровне $2,7 \text{ В} - 3,15 \text{ В} = -0,45 \text{ В}$
- входы схем серии НС не являются ТТЛ-совместимыми, т. е. к выходу ТТЛ-схемы **нельзя напрямую подключать входы НС-схем**

Согласование уровней сигналов

85

- Для того чтобы выходы ТТЛ-схем были правильно согласованы с входами КМОП-схем серии НС, **высокий уровень сигнала на выходе ТТЛ-схемы необходимо приподнять с помощью резистора, подключенного к напряжению питания U_{CC}**
- рекомендуемое значение сопротивления резистора R – 4,7 кОм



Согласование уровней сигналов

86

Коэффициент разветвления по выходу

- Для учета коэффициента разветвления по выходу необходимо сложить входные токи схем, подключенных к выходу, и сравнить результат с возможностями данной схемы по выходу при обоих уровнях выходного сигнала

Согласование уровней сигналов

87

Входные и выходные токи стандартных серий ИС при напряжении питания $U_{CC} = 5V$:

	НС	АС	LS	ALS	S
$I_{ВЫХ1}$	−4 мА	−24 мА	−0,4 мА	−0,4 мА	−1 мА
$I_{ВЫХ0}$	4 мА	24 мА	8 мА	8 мА	20 мА
$I_{ВХ1}$	1 мкА	1 мкА	20 мкА	10 мкА	50 мкА
$I_{ВХ0}$	−1 мкА	−1 мкА	−0,4 мА	−0,2 мА	−2 мА

Согласование уровней сигналов

88

- Если ТТЛ-схема управляет КМОП-схемами, то проблем с коэффициентом разветвления по выходу не возникает, так как входные токи КМОП-схем при любом уровне сигнала имеют малые значения
- С другой стороны, входам ТТЛ-схем, особенно при низком уровне входного сигнала, требуется значительный ток, по сравнению с возможностями выходных каскадов схем НС и НСТ. Например, к выходу схемы из семейств НС или НСТ можно подключить 10 входов LS-схем или только два входа схем, принадлежащих семейству S.

Согласование уровней сигналов

89

Величина емкостной нагрузки

- Емкостная нагрузка приводит к увеличению, как задержки, так и мощности, рассеиваемой логической схемой
- Изменение задержки особенно заметно у схем НС и НСТ, для которых время переходного процесса растет примерно на 1 нс при увеличении емкости нагрузки на каждые 5 пФ
- При напряжении питания $U_{CC} = 5\text{В}$
для серий LS, ALS $C_I = 5\text{ пФ}$

Согласование уровней сигналов

90

Схемы низковольтной КМОП-логики и их сопряжение с другими схемами

Два фактора снижения напряжения питания КМОП-схем:

- при снижении напряжения питания динамическая рассеиваемая мощность уменьшается
- по мере продвижения технологии к меньшим размерам транзисторов, изоляция в виде окиси кремния между затвором КМОП-транзистора и стоком/истоком становится все более тонкой и поэтому неспособна выдержать разность потенциалов, достигающую до 5 В в стандартных сериях

Согласование уровней сигналов

91

Группой промышленных стандартов ИС Объединенного технического совета по электронным приборам (JEDEC) в качестве стандарта для логических схем были выбраны следующие напряжения питания:

- **3,3 В $\pm$ 0,3 В**
- **2,5 В $\pm$ 0,2 В**
- **1,8 В $\pm$ 0,15 В**

Стандартами JEDEC определены также входные и выходные напряжения логических уровней устройств, работающих с этими напряжениями питания


Согласование уровней сигналов

92

- В отношении дискретных логических семейств тенденция состоит в том, чтобы выпускать ИС с меньшим напряжением питания и с меньшими значениями напряжений на выходах, но допускающие, тем не менее, более высокие напряжения на входах
- Например, этот подход позволяет КМОП-схемам с напряжением питания 3,3 В работать совместно с 5-вольтовыми КМОП- и ТТЛ-схемами
- В КМОП-схемах с ТТЛ-совместимыми входами, таких как НСТ, уровни напряжения сдвинуты вниз

Согласование уровней сигналов

93



Согласование уровней сигналов

94

Стандарт JEDEC для 3,3-вольтовой логики определяет два набора уровней:

- **Уровни LVCMOS (низковольтовые уровни КМОП-схем; low-voltage CMOS)** относятся к случаю использования только КМОП-схем, когда выходы схем слабо нагружены по постоянному току (меньше 100 мкА), так что напряжения $U_{\text{ВЫХ0}}$ и $U_{\text{ВЫХ1}}$ отличаются от потенциала земли и от напряжения питания не более, чем на 0,2 В
- **Уровни LVTTTL (низковольтовые уровни схем, совместимых с ТТЛ; low-voltage TTL)** используются в схемах, где выходы существенно нагружены по постоянному току, и поэтому напряжение $U_{\text{ВЫХ0}}$ может достигать 0,4 В, а напряжение $U_{\text{ВЫХ1}}$ может опускаться до 2,4 В

Согласование уровней сигналов

95

В одном устройстве можно применять ТТЛ-схемы (с напряжением питания 5 В) и схемы с уровнями LVTTTL (с напряжением питания 3,3 В), соблюдая следующие три правила:

- сигналы с выходов схем с уровнями LVTTTL можно непосредственно подавать на входы ТТЛ-схем при соблюдении обычных ограничений на выходной ток схем, являющихся источниками сигналов
- сигналы с выходов ТТЛ-схем можно непосредственно подавать на входы схем с уровнями LVTTTL, если последние допускают входные напряжения 5 В
- выходы ТТЛ-схем и схем с уровнями LVTTTL с тремя состояниями можно подключать к одной и той же шине при условии, что выходы схем с уровнями LVTTTL допускают напряжение 5 В

Согласование уровней сигналов

96

- Выходы 3,3-вольтовых схем можно соединять с входами 2,5-вольтовых схем, если эти входы допускают напряжение 3,3 В
- Однако выходное напряжение $U_{\text{ВЫХ1}}$ 2,5-вольтовой схемы равняется входному напряжению $U_{\text{ВХ1}}$ 3,3-вольтовой схемы. Запас помехоустойчивости при высоком уровне, когда выход 2,5-вольтовой схемы соединен с входом 3,3-вольтовой схемы, равен нулю, что не желательно
- Эта проблема решается путем применения *преобразователя уровня (level translator)* или *схемы сдвига уровня (level shifter)*. Представляет собой устройство, на которое подаются оба напряжения питания и внутри которого происходит подтягивание более низких логических уровней (соответствующих напряжению питания 2,5 В) до больших значений (соответствующих напряжению питания 3,3 В)

Согласование уровней сигналов

97

- Запас помехоустойчивости при высоком уровне, когда сигнал с выхода 1,8-вольтовой схемы поступает на вход 2,5-вольтовой схемы, фактически отрицателен
- Поэтому в этом случае также необходимы преобразователи уровня

Управление светодиодами и светодиодными семисегментными индикаторами


98

- Светодиоды изготавливаются на основе полупроводниковых материалов (арсенида галлия, фосфида галлия, арсенид-фосфида галлия и др.), пропускание тока через которые вызывает их свечение
- Яркость свечения светодиода непосредственно зависит от величины тока. Обычно достаточны токи от единиц до приблизительно двадцати миллиампер при падении напряжения на диоде около 1...2 В
- Для задания тока светодиода последовательно с ним включается резистор
- Из нескольких светодиодов составляются индикаторы и матрицы, отображающие буквы и цифры

Управление светодиодами и светодиодными семисегментными индикаторами

99

- Широко применяются семисегментные индикаторы (ССИ), в которых семь сегментов-диодов расположены так, что при зажигании определенной их комбинации высвечивается тот или иной символ




Элементы индикации


100

Семисегментные индикаторы бывают

с общим анодом



с общим катодом



Управление светодиодами и светодиодными семисегментными индикаторами

101

- Для зажигания сегмента в схеме с общим анодом, подключенным к источнику питания U_{CC} , нужно снизить напряжение на его катоде (зажигание сигналом логического нуля)
- Для зажигания сегмента в схеме с общим катодом, подключенным к общей точке схемы, необходимо повысить напряжение на его аноде (зажигание сигналом логической единицы)

Управление светодиодами и светодиодными семисегментными индикаторами

102

- Для управления сегментами удобны элементы с **выходом типа ОК**, поскольку при их использовании имеется внешняя цепочка с резистором, сопротивление которого можно задать с учетом характеристик применяемых светодиодов

Управление светодиодами и светодиодными семисегментными индикаторами

103


Управление одним из сегментов ССИ с общим анодом

- СД зажигается, когда на выходе управляющего элемента напряжение равно U_0
- Через СД будет протекать ток $I_D = \frac{U_{CC} - U_D - U_0}{R}$

следовательно, для его задания требуется резистор с сопротивлением

$$R = \frac{U_{CC} - U_D - U_0}{I_D}$$

- Значение тока через СД I_D берется из справочных данных
- Для такого включения СД необходим управляющий элемент с достаточно большим выходным током в нулевом состоянии $I_{\text{вых.0.max}} \geq I_D$



Управление светодиодами и светодиодными семисегментными индикаторами

104

Управление одним из сегментов ССИ с общим катодом

- СД зажигается, когда выходной транзистор управляющего элемента запирается
- Через СД течет ток


$$I_{\text{д}} = \frac{U_{\text{СС}} - U_{\text{д}}}{R}$$

откуда следует

$$R = \frac{U_{\text{СС}} - U_{\text{д}}}{I_{\text{д}}}$$

- Выход управляющего элемента должен удовлетворять условию

$$I_{\text{вых.0.max}} \geq \frac{U_{\text{СС}} - U_0}{R}$$



Управление светодиодами и светодиодными семисегментными индикаторами

105

- Для логического управления ССИ необходим дешифратор, работающий согласно таблице

Десятичная цифра	Входной двоичный код	Возбуждаемые сегменты						
		a	b	c	d	e	f	g
0	0000	1	1	1	1	1	1	0
1	0001	0	1	1	0	0	0	0
2	0010	1	1	0	1	1	0	1
3	0011	1	1	1	1	0	0	1
...	...	...	...	...	...	...	...	...
8	1000	1	1	1	1	1	1	1
9	1001	1	1	1	1	0	1	1

- Имеются стандартные ИС дешифраторов для ССИ

Управление светодиодами и светодиодными семисегментными индикаторами

106

- Для изображения символов на основе светодиодов изготавливаются как семисегментные индикаторы, так и более сложные, в которых отображение символов осуществляется возбуждением определенных сегментов из поля матрицы
- Число строк и столбцов матрицы может быть различным
- Принципы формирования изображения при управлении сегментами матрицы те же, что и при управлении ССИ: входные коды специальным дешифратором преобразуются в сигналы возбуждения отдельных сегментов

Управление светодиодами и светодиодными семисегментными индикаторами

107

- При реализации индикаторов многозначных символов, содержащих несколько ССИ, удобно использовать мультиплексное управление
- Одни и те же управляющие схемы поочередно обслуживают различные ССИ, выбирая их в определенной последовательности. При этом каждый индикатор возбуждается импульсно
- Визуально видимость постоянного свечения всех символов создается из-за инерционности человеческого зрения. Если частота возбуждения индикаторов составляет 70...100 Гц, то мерцания изображений неощутимы